当地时间2026年1月30日，FAMES试产线于在法国格勒诺布尔启用。该项目汇集了欧洲的研究与技术组织（RTO），共同推动关键芯片技术加速成熟并面向产业落地。

【编者按：‌欧洲FAMES项目由法国原子能和替代能源委员会（CEA）牵头，聚焦FD-SOI工艺研发与产业化，是欧洲“芯片联合计划”（Chips JU）指定的四条先进半导体中试线之一，总投资8.3亿欧元。】

欧洲半导体战略：依靠分布式中试线体系

欧洲委员会提出的“半导体主权”并非打造一座集所有工艺于一体的超级晶圆厂，而是建设由RTO协作运营的分布式中试产线网络。每条试产线聚焦专业化工艺模块，为产业界提供可及的早期工艺能力。

据CEA-Leti(法国原子能与替代能源委员会-电子与信息技术实验室)半导体制造部门负责人Anne Roule介绍，欧洲各研究与技术组织之间的合作由来已久。相关合作机制早已建立，尤其体现在晶圆协作处理、洁净室运营，以及共享制造方法等领域。

例如，CEA-Leti可将晶圆送往另一家研究所（如imec）进行特定工艺加工，之后再送回或交由其他合作伙伴继续处理。她还指出，有时合作会发生在设计层面，RTO会共同参与器件或工艺的开发，而不一定需要实际交换晶圆。

FAMES项目正是基于这种合作模式。作为欧洲半导体战略资助的五个芯片联合计划试点项目之一，FAMES聚焦“先进FD-SOI节点”“嵌入式非易失性存储器（eNVM）”“射频无源器件”“3D集成技术”，以及“集成式电源管理”五大技术支柱。这些技术之所以入选，是因为它们共同支撑下一代芯片架构的演进，适用于边缘人工智能、通信、汽车电子，以及新太空与低温电子等新兴领域。

为了确保这些技术不会在实验室里停留过久，FAMES中试产线采取了开放获取政策。根据CEALeti FAMES中试线开放获取负责人Susana Bonnetier的介绍，这正是该项目的核心特征之一。她表示：“我们每年都会发布一次公开征集。我们会告知用户哪些技术已经准备就绪，他们可通过多项目晶圆（Multi-Project Wafer，简称MPW）、示范项目成果或定制化项目来获取这些技术。”

【编者按：多项目晶圆是一种通过将多个工艺兼容的集成电路设计集成至同一晶圆进行流片的技术。该技术通过分摊制造成本，可降低中小型企业的研发门槛，加速产品市场化进程。】

作为FAMES中试线项目的协调方与承办机构，CEALeti负责牵头推进项目的共同工作。同时，它还是FD-SOI先进制程节点、嵌入式非易失性存储器、射频无源器件、3D技术，以及可持续发展相关活动的主要开发者与集成者。RTO则根据各自的优势，在不同领域做出相应贡献。

图1：人群聚集在FAMES中试线外等待揭幕仪式 图片来源：CEALeti｜©André Wygledacz_Narracia

·Tyndall：将电力传输引入芯片

Tyndall国家研究所贡献了半导体板版图中一块低调却日益关键的拼图：集成式电源管理。“Tyndall的专长是电源管理组件，包括硅上电感器、变压器，以及PMIC（电源管理芯片），”Bonnetier表示，“他们能够将电感和变压器集成在非常接近芯片的位置，从而实现高效的电源控制。”

Tyndall研究所电力电子研究负责人Cian O’Mathuna直言不讳地指出了这一挑战：“看看当今的高性能计算和AI处理器，所有电力都是从电路板侧向输入的，这在传输过程中会造成巨大的损耗。”

Tyndall的方法是将磁性元件直接集成到硅片上，用高密度的微尺度集成磁性结构取代体积庞大的外置电感。O’Mathuna表示：“这些磁性器件会直接‘隐入’硅片中。我们相信，这正是解决当前电流密度下供电难题的关键。”

在FAMES框架内，这项技术与FDSOI的低功耗特性相辅相成，使系统能够摆脱功耗问题带来的效率瓶颈。

·VTT：面向拥挤的6G频谱的射频滤波器

与此同时，VTT（芬兰国家技术研究中心）主要贡献射频和后端工艺（BEOL）相关的存储技术，并重点研发适用于未来5G与6G频段的射频滤波器。VTT项目经理arl-Magnus Persson表示：“高频段中不同频段间距极小，信号在频段间的串扰是一个重大挑战。要实现可靠的通信，就需要带宽非常窄、滤波特性非常陡峭、且信号衰减很低的滤波器。”

VTT正在采用氮化铝钪（AlScN）开发射频滤波器，这种材料能精确调控谐振频率。Persson表示，通过严格控制材料层的厚度和成分，VTT可以针对约7至15 GHz之间的特定频段，获得边沿清晰的滤波性能。

这些滤波器与FD-SOI技术天然契合，后者本身就非常适合射频应用。“FD-SOI技术能实现高效的高频运行，并可与正在同步开发的3D集成无源器件共同构建完整的前端系统，”Persson表示，“这些技术的结合为通信系统创造了极具差异化的解决方案。”

·SAL：射频环行器微型化

另一项射频技术贡献来自FAMES的承办机构之一——奥地利硅基实验室（SAL）。Bonnetier强调了其在射频环行器微型化方面的作用。射频环行器是射频系统中的标准器件，但此前很少与先进制程节点集成。

Bonnetier表示：“目前的环行器早已存在，但从未在这些频率范围上做到如此程度的小型化。SAL在环形器领域拥有深厚的技术积累，此处的创新点在于将将环行器缩小到适用于FDSOI及5G/6G应用的尺寸。”

SAL高级科学家Jérémy Létang表示，其目标是让环行器能够与其他射频无源器件实现同样高密度的集成，从而构建适用于下一代射频通信的紧凑型低损耗射频前端。

·Fraunhofer：嵌入式铁电存储

Fraunhofer（弗劳恩霍夫研究所）专注于嵌入式非易失性存储器，尤其是集成在FDSOI后端工艺中的铁电随机存取存储器（FRAM）。弗劳恩霍夫研究所副主任Wenke Weinreich表示：“我们正基于多种材料体系开发新型非易失性存储器，并将其专门适配FDSOI技术。我们的目标是为人工智能加速器实现低功耗存内计算方案。”

由于这类存储器靠近逻辑单元，可以减少数据传输（能耗的主要产生源）。Weinreich指出，将FDSOI与铁电存储相结合，可形成“超低功耗系统的绝佳组合，这正是边缘AI所需要的特性”。

·Imec：制程缩放、材料研究与可持续性指标

Imec致力于从先进缩放技术和存储器概念到可持续性分析等多个领域的研究。Imec技术客户总监Alessio Spessot称：“如果不能将欧洲各地的互补能力整合在一起，这一切都无法实现。我们并非重复专业知识，而是将其融合在一起。”

imec对FAMES的一项独特贡献是其环境“E-score”评估体系，这是一种用于量化各个工艺步骤的水资源、能源与材料足迹的方法。Imec希望通过在不同中试线上采用一致的评估指标，让工艺模块层面的可持续性可量化、能比较。

·CEZAMATWUT：面向硬件安全与存内计算的存储器设计

华沙理工大学先进材料与技术中心（CEZAMAT-WUT）将贡献其在非易失性存储器——特别是OxRAM（氧空缺随机存取存储器）器件——的设计、建模、制造和表征方面的专业知识，尤其聚焦于存内计算（IMC）和网络安全领域。

CEZAMATWUT智能半导体系统部门负责人Piotr Wisniewski表示：“OxRAM器件非常适合用于硬件安全应用，因为其固有特性能够提供生成唯一，且几乎无法被复制的加密密钥所需的熵。”

图2：合作伙伴在揭幕仪式现场登台 图片来源：CEALeti｜©F.ARDITO

整合所有环节——共享晶圆与最佳实践，加速从实验室到晶圆厂的转化

尽管各个RTO负责不同的工艺模块，但只有将这些模块整合到同一片晶圆上，合作才能真正开展。不同站点之间传送的晶圆会被装入专用的前开式运输盒中，通过DHL或FedEx等物流承运商进行运输。在晶圆进入另一家洁净室之前，必须通过颗粒物和金属残留的污染检测。Roule表示：“不同晶圆厂对污染水平的容忍度不同。因此，我们会发送所谓的‘验证晶圆’来确认兼容性，从而确保我们的洁净室合作伙伴满足要求，并使晶圆交换更顺利。”

这些在不同站点之间流转的晶圆被称为“飞行晶圆（flying wafers）”，它们的作用不仅仅是承载器件。Roule说：“它们迫使我们统一流程规范，并了解彼此洁净室的运作方式。”随着时间推移，这种最佳实践的交流有助于让欧洲各RTO的运营方法逐渐趋于一致。

对于欧洲而言，FAMES的意义并不仅仅在于打造一条试点生产线，而是要验证一种协同合作的模式。通过在各RTO之间共享晶圆、指标和工艺实践，该项目旨在在技术真正进入晶圆厂之前，就让先进半导体技术变得可获取、可信赖，并具备产业化可行性。